

TP2 – Exercice 3

Discussion

Concernant l'exercice 3, voici quelques remarques :

Si votre modélisation VHDL est proche de celle décrite ci-dessous, voici comment interpréter les résultats de synthèse.

Il y a 2 méthodes principales pour l'implantation d'une machine à états. Soit on utilise la méthode vue en cours, c'est-à-dire un compteur classique n bits pour compter jusqu'à 2^n , puis décoder les n sorties du compteur afin de générer les sorties extérieures. Ou bien, on utilise une méthode appelée One-Hot, qui est celle utilisée par le synthétiseur pour cet exercice. Dans ce cas, un registre est utilisé pour chaque état (5 registres pour l'exercice 3), chacun appelé FSM_onehot_etat_reg[n], FSM pour Finite State Machine, onehot : pour la méthode, etat : le nom de variable comptant les états, et reg[n] : le numéro du registre, n allant de 1 à 5. La sortie vers la LED est ensuite dérivée directement de registre de l'état où elle doit être activée.

Chaque méthode a ses avantages et ses inconvénients. Pour la méthode compteur, l'avantage principal est qu'on exploite l'ensemble des combinaisons de comptage du compteur, mais nécessite de décoder le numéro de l'état pour générer les sorties extérieures. Alors que pour la méthode One Hot, il y a 1 registre par état, mais la sortie extérieure est directement dérivée des registres d'états où elle doit être activée sans décodage supplémentaire.

Le synthétiseur Xilinx est considéré assez sophistiqué, il utilisera donc la méthode adaptée à chaque cas, en rapport avec le nombre de ressources disponibles dans chaque FPGA. Dans l'exercice 3, le nombre d'états étant faible, One Hot s'avère la plus optimisée.

Quant aux équations logiques, il n'est pas nécessaire de les fournir, savoir simplement qu'elles seront sous la forme $y(t)=F(x(t),x(t-1), x(t-2),...)$, en rebouclant la sortie de certains registres d'état vers les entrées d'autres registres.

```
entity exercice_3 is
  Port (SW_0, BTN_D : IN STD_LOGIC;
        LED_0 : OUT STD_LOGIC);
end exercice_3;

architecture code_detector of exercice_3 is
begin
  process(BTN_D)
    Variable etat : integer range 0 to 6 :=0;
  begin
    if (BTN_D'EVENT AND BTN_D='1') then
      case etat is
        when 0 => if (sw_0='1') then etat :=1; End if;
        when 1 => if (sw_0='1') then etat :=2; ELSE etat :=0; End if;
        when 2 => if (sw_0='0') then etat :=3; ELSE etat :=0; End if;
        when 3 => if (sw_0='1') then etat :=4; ELSE etat :=0; End if;
        when 4 => if (sw_0='0') then etat :=5; ELSE etat :=0; End if;
        when others => etat :=0;
      end case;
      if (etat = 5) then LED_0 <='1';
      ELSE LED_0 <='0';
      end if;
    end if;
  end process;
end code_detector;
```